

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 07020778 A

(43) Date of publication of application: 24.01.95

(51) Int. Ci

G09C 1/00 G06F 7/52 G06F 7/72

(21) Application number: 05164870

(22) Date of filing: 02.07.93

(71) Applicant:

FUJITSU LTD

(72) Inventor:

TAKENAKA MASAHIKO

TORII NAOYA HASEBE TAKAYUKI AKIYAMA RYOTA

(54) REMAINDER CALCULATING DEVICE, TABLE GENERATING DEVICE, AND MULTIPLICATION REMAINDER CALCULATING DEVICE


(57) Abstract:

PURPOSE: To enable a high-speed processing by simplifying an arithmetic processing for remainder calculation.

CONSTITUTION: A multiple table 5 containing multiplies of a modulus N of a remainder corresponding to prescribed low-order bits of an input register 1 is provided and retrieved on the basis of prescribed low-order bits of a number to be subjected to the remainder calculation T in the input register 1 to obtain a multiple of the modulus N of the remainder corresponding to the prescribed low-order bits of T. An adder 3 adds the multiple of the modulus N of the remainder, obtained by the indexing in the multiple table 5, to the contents of the input register 1. The contents of the input register 1 are updated with the prescribed high-order bits of the addition result of the adder 3 each time the addition by the adder 3 is performed (n) times as prescribed. A correcting device 4 performs a correcting processing for (t) obtained as the

addition result of the adder 3.

COPYRIGHT: (C)1995, JPO



 $T \rightarrow TR^{-1} \text{ good } N \quad R = b^* \quad b = 2$



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

FΙ

(11)特許出願公開番号

特開平7-20778

(43)公開日 平成7年(1995)1月24日

(51) Int.Cl.*

鐵別配号

庁内整理番号

G09C 1/00 G06F

7/52

7/72

8837-5L

A

技術表示箇所

審査請求 未請求 請求項の数10 OL (全 16 頁)

(21)出顧番号

特顯平5-164870

(22)出顧日

平成5年(1993)7月2日

(71) 出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

(72)発明者 武仲 正彦

神奈川県川崎市中原区上小田中1015番地

官士通株式会社内

(72)発明者 鳥居 直哉

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(72)発明者 長谷部 高行

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(74)代理人 弁理士 遠山 勉 (外1名)

最終頁に続く


(54) 【発明の名称】 剰余計算装置、テーブル作成装置および乗算剰余計算装置

(57)【要約】

【目的】剰余計算の演算処理を簡略化して、高速処理を 実現する。

【構成】入力レジスタ1の下位所定ビットに対応して剰 余の法Nの倍数が格納された倍数テーブル5を有し、入 カレジスタ1の被剰余数Tの下位所定ビットに基づいて 倍数テーブル5を検索することにより、前記Tの下位所 定ビットに対応する剰余の法Nの倍数を求める。加算器 3は、倍数テーブル5の索引により求められる剰余の法 Nの倍数と入力レジスタ1の内容とを加算する。加算器 3の所定回数nの加算について、加算器3の加算結果の 上位所定ビットで入力レジスタ1の内容を更新する。補 正装置4は、加算器3の加算結果として得られるtに対 して補正処理を施す。

緊急計算装置の原理図



【特許請求の範囲】

【請求項1】 入力される被剰余数を保持する入力レジスタ(1)と、

前記入力レジスタ (1) に格納される被剰余数の下位所 定ピットに基づいて、予め演算データを格納したテープ ルを用いるテーブル検索により、前記被剰余数の下位所 定ピットに対応する剰余の法の倍数を求めるための倍数 算定手段 (2) と、

前記倍数算定手段 (2) で求められる剰余の法の倍数と 前記入力レジスタ (1) の内容とを加算するとともに、 所定回数の加算についてその加算結果の上位所定ビット で前記入力レジスタ (1) の内容を更新するための加算 手段 (3) と、

前記加算手段(3)の加算結果に対して剰余結果の補正 処理を施すための補正手段(4)とを具備することを特 徴とする剰余計算装置。

【請求項2】 倍数算定手段(2)は、被剰余数の下位 所定ビットに対応させて剰余の法の倍数を格納した倍数 テーブル(5)を有し、この倍数テーブル(5)を前記 被剰余数の下位所定ビットで検索して、それに対応する 前記剰余の法の倍数を直接求める手段であることを特徴 とする請求項1に記載の剰余計算装置。

【請求項3】 倍数算定手段(2)は、被剰余数の下位 所定ビットに対応させて倍数情報を格納した倍数情報テ ープル(41)を前記被剰余数の下位所定ビットで検索 して、それに対応する倍数情報を求める倍数情報算定手 段(42)と、剰余の法を格納する剰余の法レジスタ (12)と、前記倍数情報算定手段(42)で得られる 倍数情報と前記剰余の法レジスタ(12)から得られる 剰余の法とを乗算する乗算手段(14)とを有し、前記 倍数算定手段(10)により前記被剰余数の下位所定ビ ットに対応する前記剰余の法の倍数を求める手段である ことを特徴とする請求項1に記載の剰余計算装置。

【請求項4】 請求項2の剰余計算装置に用いる倍数テーブルを記憶装置上に作成するテーブル作成装置において、剰余の法を繰り返し加算するための繰り返し加算手段(62)と、前記繰り返し加算手段(62)で求められる各加算結果の値の下位bビットの2の補数を求めるための補数算定手段(64)と、前記補数算定手段(64)で得られる各補数値に対応するテーブルアドレスに前記各加算結果をそれぞれ格納するためのテーブル書き込み手段とを具備することを特徴とするテーブル作成装置。

【請求項5】 被乗数の下位から所定ビット毎の値と乗数を乗算し、その乗算結果に剰余を加算する分割乗算装置 (75)と、

この分割乗算装置 (75) から出力される被剰余数を保持する被剰余数レジスタ (11) と、

前記被剰余数レジスタ (11) に格納される被剰余数の 下位所定ビットに基づいて、予め演算データを格納した テーブルを用いるテーブル検索により、前記被剰余数の 下位所定ピットに対応する剰余の法の倍数を求めるため の倍数算定手段と、

前記倍数算定手段で求められる剰余の法の倍数と前記入 カレジスタの内容とを加算するとともに、所定回数の加 算についてその加算結果を前記剰余として前記分割乗算 装置の前記乗算結果への加算に供するための加算手段 (16)と、

前記加算手段(16)の加算結果に対して剰余結果の補 10 正処理を施すための補正手段(22)とを有することを 特徴とする乗算剰余計算装置。

【請求項6】 倍数算定手段は、被剰余数の下位所定ビットに対応させて剰余の法の倍数を格納した倍数テーブル (51)を有し、この倍数テーブル (51)を前記被 利余数の下位所定ビットで検索して、それに対応する前 記剰余の法の倍数を直接求める手段であることを特徴とする請求項5に記載の乗算剰余計算装置。

【請求項7】 倍数算定手段は、被剰余数の下位所定ビットに対応させて倍数情報を格納した倍数情報テーブル20 (41)を前記被剰余数の下位所定ビットで検索して、それに対応する倍数情報を求めるための倍数情報算定手段と、剰余の法を格納する剰余の法レジスタ(12)と、前記倍数情報算定手段で得られる倍数情報と前記剰余の法レジスタ(12)から得られる剰余の法とを乗算するための乗算手段(14)とを有し、この倍数算定手段により前記被剰余数の下位所定ビットに対応する前記剰余の法の倍数を求める手段であることを特徴とする請求項5に記載の乗算剰余計算装置。

【請求項8】 整数TおよびNについて、被剰余数Tに
30 対する剰余の法Nにおける剰余TmodN=REDC (T * (R²modN) を求めるためTR⁻modN=REDC (T) を算出する剰余計算装置において、
入力される被剰余数Tを保持する入力レジスタ (1 1)

前記入力レジスタ (11) に格納される被剰余数Tの下位所定ビットに基づいて、予め演算データを格納したテーブルを用いるテーブル検索により、前記被剰余数の下位所定ビットに対応する剰余の法Nの倍数m'N(但し、m'=(Tmodb)N'modb、ここでN'およびR は整数であり、R=b"、b=2*とする)を求めるための倍数算定手段と、

前記倍数算定手段で求められる剰余の法Nの倍数m'N と前記入力レジスタの内容とを加算するとともに、所定 回数の加算についてその加算結果の上位所定ピットで前 記入力レジスタの内容を更新することによりt=(T+mN)/Rを出力する加算器(16)と、

前記加算器(16)の加算結果tに対してt<Nの場合はそのままt=REDC(T)、t $\geq N$ の場合はt-N=REDC(T)として補正処理を施し TR^{-1} modNを

50 得る補正装置 (22) とを有することを特徴とする剰余

計算装置。

【請求項9】 倍数算定手段(52)は、被剰余数Tの下位所定ビットに対応させて剰余の法Nの倍数m'Nを格納した倍数テーブル(51)を有し、この倍数テーブル(51)を前記被剰余数Tの下位所定ビットで検索して、それに対応する前記剰余の法の倍数m'Nを直接求める手段であることを特徴とする請求項8に記載の剰余計算装置。

【請求項10】 倍数算定手段は、被剰余数Tの下位所定ビットに対応させて倍数情報m'を格納した倍数情報テーブル(41)を前記被剰余数Tの下位所定ビットで検索して、それに対応する倍数情報m'を求める倍数情報算定手段(42)と、剰余の法Nを格納する剰余の法レジスタ(12)と、前記倍数情報算定手段(42)で得られる倍数情報m'と前記剰余の法レジスタ(12)から得られる剰余の法Nとを乗算する乗算器(14)とを有し、この倍数算定手段により前記被剰余数の下位所定ビットに対応する前記剰余の法Nの倍数m'Nを求める手段であることを特徴とする請求項8に記載の剰余計算装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、例えば公開鍵暗号系におけるRSA暗号処理における剰余演算等に好適な剰余計算装置に係り、特に剰余計算の一手法であるモンゴメリのアルゴリズム (Modulo Multiplication Without Trial Division, Peter L. Montgomery, Mathematics of Computation, Volume 44, Number 170, April 1985 pp. 519~528参照)を用いて、高速に剰余計算を行う剰余計算装置および乗算剰余計算装置ならびに剰余計算に使用するための倍数テーブルを作成するテーブル作成装置に関する。

[0002]

【従来の技術】近年のコンピュータネットワークの発達により、データベースの検索や電子メール、電子ニュースなどの電子化された情報をネットワークを経由して送受する機会が急速に増加してきている。さらに、これらを利用して、オンラインショッピングなどのサービスも提供されつつある。しかし、それにともなって、ネットワーク上の電子化されたデータを盗聴する、改ざんする、他人になりすましてサービスを受けるなどの問題も指摘されている。特に無線を利用したネットワークにおいては、傍受が容易なためにこれらを防止する対策が望まれている。

【0003】これらの問題に対して暗号技術(encryption technology)を応用した暗号化電子メールや利用者認証システムが提案され、種々のネットワークにも導入されつつある。この意味でコンピュータネットワークにおいては暗号化は必須の技術であるといえる。このような暗号技術の中の1つにディジタル署名すなわち認証に適

した公開鍵暗号方式(public key cryptosystem)があるが、暗号化/復号に大量の処理が必要なため高速化が望まれており、様々な高速化アルゴリズムも発表されている。

05 【0004】暗号化方式は、大別すると秘密鍵暗号系と 公開鍵暗号系の2つに分類することができる。秘密鍵暗 号系は、送信者と受信者が同じ暗号鍵を持つことにより 暗号通信を行う方式である。すなわち、秘密暗号系で は、あるメッセージを秘密の暗号鍵に基づいて暗号化し て相手に送り、受け手はこの暗号鍵を用いて暗号を復号 しもとのメッセージに戻して情報を入手する。

【0005】公開鍵暗号系は、送信者は公開されている 受信者の公開鍵でメッセージを暗号化して送信し、受信 者は自分の秘密鍵でその暗号化メッセージを復号するこ 15 とで通信を行う方式である。すなわち、公開鍵暗号系で は、公開鍵は暗号化のための鍵、秘密鍵は公開鍵により 暗号化された暗号を復号するための鍵であり、公開鍵で 暗号化した暗号は秘密鍵でのみ復号することができる。

【0006】秘密鍵暗号系では、個人が秘密に保管しな20 ければならない鍵の数が通信相手の数だけ必要であり、必要な総鍵数はn人のネットワークの場合n (n-1)/2個である。また、はじめて通信する相手に対しては、何らかの方法で秘密鍵の配送が必要であるという欠点がある。この問題を避けるために、大規模なネットワークでは鍵管理センタを設置し、センタとの間の秘密鍵のみを保管し、暗号通信を行う場合はセンタから送信相手との秘密鍵を得る方法が用いられる。この場合秘密鍵の総数はnとなる。

【0007】一方、公開鍵暗号系では、個人が秘密に保管する鍵は自分の秘密鍵のみであり、必要な総秘密件数もn人のネットワークの場合n個である。また、はじめて通信する相手に対しては、公開鍵の配送を行えばよく、鍵管理センタを設置して、ユーザの公開鍵をn個公開簿に登録し、センタから送信相手の公開鍵を得る方法が用いられる。この場合、センタは公開鍵の改ざんを防ぐだけで、秘密に保管する必要がない。但し、公開鍵方式は秘密鍵方式に比べて鍵のビット数が大きいため保管に要するファイルサイズは大きくなる。

【0008】また、認証の場合、秘密暗号系では、例え ば送信するメッセージを秘密鍵で圧縮変換し、送信文に 付加して送り、受信側では同様に圧縮変換して比較する 方式がとられている。しかし、送受信が同じ鍵であるた め受信者は認証データを偽造することができる。これに 対して、公開鍵暗号系では、秘密鍵で暗号化することが できるのは本人だけであるという特徴を利用する。送信 者はメッセージを圧縮変換して秘密鍵で暗号化し、送信 文に付加して送り、受信者は送信者の公開鍵で付加され たデータを復号し、同様に圧縮変換したものと比較する 方式がとられている。この場合は受信者は不正ができな

50 V %

【0009】このように、認証系では公開鍵暗号系の技術は必要不可欠であるといえる。しかし、公開鍵暗号系には、暗号化/復号に大量の処理が必要であるという大きな欠点があるため、一般には処理の速い秘密暗号系をメッセージの暗号化に、公開鍵暗号系は認証用にというように組み合わせて用いられる場合が多い。公開暗号系の中で、現在最も有力なものが1977年にリヴェスト(Rivest)、シャミア(Shamir)およびエイドルマン(Adlman)の3人によって発明されたRSA暗号である。RSA暗号の基本原理は次のようなものである。

【0010】〈RSAの基本アルゴリズム〉暗号鍵

(e, N) と対応する復号鍵(d, N)で、eとNは公開鍵であり、dは秘密鍵である。平文をM、暗号文をCとすると、暗号化Eと複合化Dのアルゴリズムは次のようにあらわされる。

 $C = E (M) = M^e mod N$

M=D (C) $=C^{d} mod N$

但し、 $d \cdot e = 1 \mod L CM \{ (p-1), (q-1) \}$

 $N = p \cdot q$

LCM:最小公倍数[lowest common multiple]; p、 q は大きな素数

である。

【0011】通常、e、d、N、Mなどは512ビット程度の大きな整数が用いられるので、高速指数計算法を使用しても1回のRSA演算で平均770回程度の乗算と剰余演算を行わなければならない。特に剰余演算は、近似法や剰余テーブル方式、モンゴメリのアルゴリズム等、多くの高速化手法が提案されている。このような、RSA暗号に代表される公開鍵暗号系の多くで利用される、べき乗剰余アルゴリズムを高速に処理するためには、1回あたりの剰余アルゴリズムの高速化が要求される。

【0012】この剰余演算の高速化の実現の一方法であるモンゴメリのアルゴリズムについて説明する。

(モンゴメリのアルゴリズム)モンゴメリのアルゴリズムは、剰余の法N(N>1)と、剰余の法Nと互いに素である基数R(R>N)を用いると、被剰余数TからTR⁻¹modNの計算が基数Rによる除算のみで行えることを利用して、Nによる除算を用いることなく剰余計算を行うアルゴリズムである。ここで、N、N′、R、R⁻¹ およびTは整数であり、被剰余数Tは0 \leq T<RN、R⁻¹は剰余の法Nの上での基数Rの逆数であり、RR⁻¹-NN′=1 (0 \leq R⁻¹<N, 0 \leq N′<R) の関係を満たす

【0013】さらにこの基数Rに2のベキ乗数を使用した場合、基数Rによる除算をシフト操作に置き換えることができるため、 $T \rightarrow TR^{-1}$ modNの計算の高速処理が可能となる。次にアルゴリズム1として、 $T \rightarrow TR^{-1}$ modNのアルゴリズムREDC(T)を示す。但し、アル

ゴリズム1において (T+mN) /Rは必ず割り切れる。

【0014】 $\langle T \nu J \nu J \nu J \nu \rangle$ $T \rightarrow T R^{-1} mod N の ア$ ルゴリズムREDC (T) は次のようにあらわされる。

05 m = (T mod R) N' mod R

t = (T+mN) / R

if t < N then return t else return t - N $\uparrow t > 5$.

REDC (T) = t (t < N)

 $10 = t - N \qquad (t \ge N)$

である。

【0015】 1回のREDCでは、剰余TmodNではなく $TR^{-1}modN$ が求められるだけである。そこで、剰余TmodNを求めるためには、次に示すようにREDC

15 (T) と予め求めておいた R^2 modNとの積で、再びRED Cを行えばよい。

REDC (REDC (T) * $(R^2 mod N)$)

 $= (T R^{-1} mod N) (R^{2} mod N) R^{-1} mod N$

 $= T R^{-1} * R^{2} * R^{-1} mod N$

 $20 = T \mod N$

このようにして、剰余TmodNを求めることができる。 【0016】〈REDCの多重精度計算への拡張〉次 に、剰余の法Nあるいは基数Rが多倍長すなわち多重精 度の場合について、REDCのアルゴリズムを拡張す 3。剰余の法Nや基数Rが多重精度の場合、REDCの (TmodR) N'やmNの計算は、多重精度×多重精度 の処理となり汎用の計算機では非常に大きな処理量と処 理時間が必要となる。そこで、この部分を多重精度×単 精度の処理で行えるように拡張したアルゴリズム2を示 30 す。

【0017】〈アルゴリズム2〉REDCを多重精度へ 拡張したアルゴリズムは次に示すようになる。被剰余数 Tがb 進数で $T=(T_{2r-1}T_{2r-2}\cdots T_o)$ b、R=b b、b=2 b b b b b b b a b a b c k に示す $i=0\sim n-1$ の繰り返し処理により TR^{-1} modNを単倍長と同様にして求めることができる。

[0018] for i=0 to n-1

 $m' = T_0 N' \text{ mod } b$

T=T+m'Nt=T/b

t=1/t

nex t

if t < N then return t else return t - N

このようにして得られるTR¹modNと、上述したよう 45 に予め求めておいたR²modNとの積で再びREDCを行 うことにより求める剰余TmodNを求めることができ る。

[0019]

【発明が解決しようとする課題】上述したモンゴメリの 50 アルゴリズムは、基数Rを2のべき乗数にすることによ り、処理時間のかかる割り算を高速なシフト処理に置き 換えることが可能であるため剰余計算を高速で行うこと ができる。しかし、このモンゴメリのアルゴリズムを用 いた演算を高速で行おうとすると、多重精度の処理は、 多重精度×単精度の乗算処理が必要となるため、大量の 処理が必要となる。

【0020】また、べき乗剰余などの演算をこのアルゴリズムを用いて行う場合、剰余演算が何度も繰り返されることになるため、剰余演算の処理回数の多い部分をできるだけ単純化することで全体の計算量を削減し、処理速度の向上を図る必要がある。また、モンゴメリ法特有のN'およびR²modN等の事前に計算しておかなければならないパラメータの計算が前処理として必要である。特に、N'は、拡張ユークリッドの互除法を使用するため、R²modNよりも多くの処理時間を必要とする。

【0021】したがって、本発明は、剰余計算に際し多重の繰り返し演算を必要とする倍数演算部分に着目して 剰余計算の演算処理を簡略化し、高速処理を実現し得る 剰余計算装置および乗算剰余計算装置を提供することを 目的としている。本発明の他の目的は、本発明による剰 余計算装置および乗算剰余計算装置に用いるための倍数 デーブルを容易に作成することのできるデーブル作成装 置を提供することにある。

[0022]

【課題を解決するための手段】本発明は、上記目的を達成するために、多重の繰り返し演算を必要とする倍数演算部分にテーブルを用い、演算結果をテーブル検索により得るようにして、演算処理を簡略化して高速化することにより、剰余計算を高速処理し得る次のような構成の剰余計算装置とした。

【0023】図1は、本発明の基本となる剰余計算装置の原理を示している。図1に示す剰余計算装置は、入力レジスタ1、倍数算定部2、加算器3および補正装置4を有している。入力レジスタ1は入力される被剰余数Tを保持する。倍数算定部2は、入力レジスタ1の下位所定ビットに対応して剰余の法Nの倍数が格納された倍数テーブル5を有し、入力レジスタ1の被剰余数Tの下位所定ビットに基づいて倍数テーブル5を検索することにより、前記Tの下位所定ビットに対応する剰余の法Nの倍数を求める。加算器3は、倍数算定部2で求められる剰余の法Nの倍数と入力レジスタ1の内容とを加算する。この加算器3の所定回数nの加算について、加算器3の加算結果の上位所定ビットで入力レジスタ1の内容を更新する。補正装置4は、加算器3の加算結果として得られる1に対して補正処理を施す。

【0024】このような剰余計算装置は、n回の繰り返し演算の必要な倍数算定部2に倍数テーブル5を用いて高速に倍数を求めることができるので、剰余計算を高速に処理することができる。図1の剰余計算装置においては、具体的には、先に述べたモンゴメリのアルゴリズム

における被剰余数 Tが入力レジスタ1に格納され、倍数 算定部 2 において剰余の法 Nの倍数 m' N (但し、 m' = (Tmod b) N' mod b、ここで N' および R は整数で あり、 R = b n、 b = 2 k とする) が格納された倍数テー 05 ブル5を検索して、前記被剰余数 Tの下位 k ビットに対 応する剰余の法 Nの倍数 m' Nが求められる。この倍数 m' Nと前記被剰余数 Tが加算され、その加算結果によ り入力レジスタ 1 の内容が更新される。このような処理 が n 回繰り返され、加算器 3 の出力に t = (T+mN) / Rが得られる。この加算器 3 の出力 t は、補正装置 4 に与えられ、 t < Nの場合は そのまま t = REDC (T)、 t ≥ Nの場合は t − N = REDC (T) とし て、T R mod Nが得られる。

【0025】上述の倍数テーブル5を作成するテーブル15 作成装置は、繰り返し加算部、補数算定部およびテーブル書き込み部を有する。繰り返し加算部は剰余の法Nを繰り返し加算する。補数算定部は前記繰り返し加算部で求められる各加算結果の値の下位bビットの2の補数を求める。テーブル書き込み部は、テーブルの前記補数算定部で得られる各補数値に対応するテーブルアドレスに前記各加算結果をそれぞれ格納する。このテーブル作成装置は、例えば同様の機能をソフトウェアにより実現するコンピュータにより構成することもできる。

【0026】このようなテーブル作成装置により、計算 25 処理に多くの時間を必要とするN'を求めることなく記 **憶装置上に倍数テーブルを作成することができる。ま** た、上述の倍数テーブル5は、多量のデータにより構成 されることになり、倍数テーブル5を構成する記憶装置 に多くの記憶容量を必要とするので、倍数テーブル5を 30 用いる倍数算定部2に代えて、被剰余数Tの下位所定ビ ットに対応させて倍数情報m'を格納する倍数情報テー ブルを用い、この倍数情報テーブルを前記被剰余数Tの 下位所定ビットで検索して、それに対応する倍数情報 m'を求める倍数情報算定部と、剰余の法Nを格納する 35 剰余の法レジスタと、前記倍数情報算定部で得られる倍 数情報m'と前記剰余の法レジスタから得られる剰余の 法Nとを乗算する乗算器とを有する倍数算定部を設ける 構成としてもよい。この場合、前記倍数算定部により前 記被剰余数の下位所定ビットに対応する前記剰余の法N 40 の倍数m' Nを求める。この場合、計算速度は、倍数テ ーブル5を用いる場合よりも遅くなるが、倍数情報テー ブルは倍数テーブル5に比して少ない記憶容量で済む。 【0027】さらに、乗算剰余計算装置は、上述した剰 余計算装置と同様の構成に加えて、被乗数に対し所定ビ 45 ット毎に乗数との乗算を行い行う分割乗算装置を設け、 この分割乗算装置の出力を上述した剰余計算装置の入力 レジスタに与えるとともに、前記剰余計算装置の加算器 の出力を前記分割乗算装置の乗算結果に加算する構成と して、乗算剰余の計算を高速に行う。

50 [0028]

【作用】本発明による剰余計算装置では、剰余計算において、ループによる多数回の繰り返し演算が必要な倍数算定部2に、入力レジスタ1の保持値の下位所定ビットに基づくテーブル検索を用いて高速に処理することにより、高速剰余計算が行われる。特に、倍数算定部2に倍数テーブル5を用いて、倍数算定部2の機能をすべてテーブル検索により処理すれば、処理速度が顕著に向上する。

【0029】本発明によるテーブル作成装置では、倍数 算定部2に用いる倍数テーブル5を作成するのに、剰余 の法を繰り返し加算し、加算結果の下位所定ビットの2 の補数を求め、その2の補数値に対応するアドレスに前 記加算結果を格納することにより、煩雑な計算を要する パラメータN′を求めることなく倍数テーブル5を作成 することができる。

【0030】本発明による乗算剰余計算装置では、剰余 計算における繰り返し処理の部分にテーブルを用いて、 効率よく剰余計算処理を高速化し、乗算剰余計算を処理 速度を向上させる。

[0031]

(実施例)

〈実施例1〉本発明に係る剰余計算装置の第1の実施例の説明に先立ち、本発明における剰余計算処理の原理を詳細に説明する。上述したモンゴメリのアルゴリズムを利用して、ハードウェアにより剰余計算装置を構成すると、一般的には図8のようになると考えられる。図8の構成は、先に述べた多重精度のアルゴリズムをそのままハードウェアで実現したものである。

【0032】図8の剰余計算装置は、先に述べた通り、R=b"、b=2"として、T→TR"modNの処理を行うものとし、Tレジスタ11、Nレジスタ12、N'レジスタ13、第1の乗算器14、第2の乗算器15、第1の加算器16、第1のレジスタ17、一Nレジスタ18、第2の加算器19、第2のレジスタ20およびセレクタ21を具備する。

【0033】第1のレジスタ17、-Nレジスタ18、第2の加算器19、第2のレジスタ20およびセレクタ21は、補正装置22を構成する。N'レジスタ13および第2の乗算器15からなる部分は倍数情報算定部31を構成し、この倍数情報算定部31、Nレジスタ12および第1の乗算器14からなる部分は倍数算定部32を構成する。

【0034】ここで、剰余の法Nをaビット、入力値をa+nkビットと仮定して、上述の剰余計算装置について説明する。Tレジスタ11は、図1における入力レジスタ1に相当し、入力される被剰余数Tを保持する。Nレジスタ12およびN'レジスタ13は、共にaビットのレジスタであり、与えられる剰余の法Nおよび先に述べたN'をそれぞれ保持する。第2の乗算器15は、Tレジスタ11の保持値の下位kビットとN'レジスタ1

3の下位 k ピットとを乗算する。第1の乗算器14は、 Nレジスタ12の保持値と第2の乗算器15の乗算結果 の下位 k ピットとを乗算する。

【0035】第1の加算器16は、Tレジスタ11の保 05 持値 (a+nkビット) と第1の乗算器14の乗算結果 (a+kビット)とを加算する。第1の加算器16の加 算結果 (a+nk+1ビット) の上位a+ (n-1) k +1ビットはTレジスタ11の内容を更新してn回のル ープ処理を行うのに用いられる。第1のレジスタ17 10 は、第1の加算器16の加算結果の下位kビットを超え る部分の下位a+1ビットを保持し、-Nレジスタ18 は、予め与えられる剰余の法Nに基づく-Nの値(a+ 1ビット)を保持する。第2の加算器19は、第1のレ ジスタ17の保持値と-Nレジスタ18の保持値とを加 15 算して、第2のレジスタ20に保持させる。セレクタ2 1は、第2のレジスタ20のa+1ビットの保持値の最 上位の1ピット(符号ピットに相当する)の値を条件と して動作し、該最上位ピットが"1"の場合は第1のレ ジスタ17の保持値を出力し、"0"の場合は第2のレ 20 ジスタ20の保持値を出力する。

【0036】すなわち、剰余計算を行う場合、前処理と して事前に計算して求めておいたN、N'および-N を、Nレジスタ、N' レジスタおよび-Nレジスタにそ れぞれ設定する。入力被剰余数Tは、まずTレジスタ1 25 1に与えられる。このTレジスタ11の保持値の下位は ビットとN'レジスタ13の保持値の下位kビットとを 第2の乗算器15に入力する。第2の乗算器15の乗算 結果の下位 k ビットとNレジスタ12の保持値を第1の 乗算器14に入力し、その乗算結果とTレジスタ11の 30 保持値とを第1の加算器16に入力する。Tレジスタ1 1と第1の加算器16との間のループ処理の回数がn未 満の場合は、第1の加算器16の加算結果の上位a+ (n-1) k+1ビットを再びTレジスタ11に入力す る。ループ処理の回数がnに達した場合は、第1の加算 35 器16の加算結果の下位k+1ビット目から下位a+k +2ビット目までのa+1ビットを取り出し、補正装置 22の第1のレジスタ17に入力する。

【0037】補正装置22では、入力を一旦第1のレジスタ17に保持し、その保持値と-Nレジスタ18の保 40 持値とを第2の加算器19に入力し、加算結果を第2のレジスタ20に与える。第2のレジスタ20の上位1ビットの値をセレクタ21の動作条件として、"1"の場合は第1のレジスタ17の保持値が、"0"の場合は第2のレジスタ20の保持値がセレクタ21で選択され、

45 結果として出力される。

【0038】ここで、補正装置22における処理は、モンゴメリのアルゴリズムで最後に計算値 t がN以上の場合にはNを引く部分の処理である。この図8のような構成の場合、倍数算定部32の部分は何度も同じ処理を繰50 り返されることになる。さらにこの構成をべき乗剰余演

算に用いた場合はこれらの処理全体が繰り返されるため、倍数算定部32の部分の処理回数は非常に多くなる。

【0039】一方、倍数算定部32の処理自体は、乗算という処理量の大きな演算が中心であり、さらに計算内容がNという多重精度の定数とkビットの変数との積であるため処理回数の多さとあいまって、長い処理時間が必要となる。そこで、本発明の第1の実施例では、図8における倍数情報算定部31の部分をkビット×2kの大きさの倍数情報テーブルとして持っておくことにより、無駄な計算を省き、処理を高速化する。

【0040】本発明に係る剰余計算装置の第1の実施例を説明する。なお、以下の各実施例においては、説明の便宜のためピット数をa=512、k=8、n=64として説明する。図2は、倍数情報テーブル方式を用いた剰余計算装置の構成を示している。図2において、図8と共通の部分には同符号を付してその詳細な説明を省略する。図2の剰余計算装置は、図8と同様の、Tレジスタ11、Nレジスタ12、第1の乗算器14、第1の加算器16および補正装置22を具備する。補正装置22は、第1のレジスタ17、一Nレジスタ18、第2の加算器19、第2のレジスタ20およびセレクタ21を有する。

【0041】さらに、図2の剰余計算装置においては、図8における倍数情報算定部31に代えて、倍数情報テーブル41を備えた倍数情報算定部42を設けている。倍数情報テーブル41は、被剰余数Tの下位所定ビットに対応して倍数情報m′を格納している。Tレジスタ11には、被剰余数Tおよび第1の加算器16の出力ループが再び入力される。倍数情報テーブル41は、幅8ビット奥行き256のテーブルで、Tレジスタ11の下位8ビットで索引すると8ビットの倍数情報m′を出力する。Nレジスタ12は、剰余の法Nを格納する512ビットのレジスタである。

【0042】第1の乗算器14は、8ビット×512ビットの乗算器であり、倍数情報テーブル41の索引結果とNレジスタ12の保持値との乗算を行う。第1の加算器16は、1025ビットの加算器であり、Tレジスタ11の保持値と第1の乗算器14の乗算結果との加算を行う。補正装置22は、図8の補正装置22と同じもので剰余計算結果の補正を行う。

【0043】倍数情報算定部42の倍数情報テーブル41は、図3に示すように予めN'の下位8ビットを加算器により255回順次加算し、結果の下位8ビットを加算回数をアドレスとしてテーブル化したものである。被剰余数TがTレジスタ11に入力されると、その下位8ビットで倍数情報テーブル41の索引を行い、その索引結果(=m')とNレジスタ12の保持値Nを第1の乗算器14で乗算し、その積とTレジスタ11の保持値と

を第1の加算器16で加算する。ループの回数nが64 未満の場合は、第1の加算器16の加算結果の上位10 18ビットを、再びTレジスタ11にLSB (leastsig nificant bit) 側からつめて入力し、処理ループを形成 する。ループの回数nが64回目の場合は、第1の加算 器16の加算結果の下位9ビット目から513ビットを 取り出して、補正装置22の第1のレジスタ17に入力 する。補正処理は図8の場合と同様である。

【0044】このように、図2の剰余計算装置とすれ 10 ば、倍数情報の算定を倍数情報算定部42でテーブル索 引により行うので、倍数情報の算定を高速に行うことが でき、剰余計算の高速化を実現することができる。な お、上述のように、図8における倍数情報算定部31の 部分をテーブル化するよりも、図8における倍数算定部 32の部分をテーブル化したほうが、当然高速化される が、テーブルのサイズが大きくなるため、記憶装置に大 きなテーブルをとる余裕がない場合に倍数情報算定部3 1の部分のテーブル化を行うことにより、小規模の装置 構成でも高速化を実現することができる。

0 【0045】次に、図8における倍数算定部32の部分をテーブル化する場合の実施例を説明する。

〈実施例2〉本発明の第2の実施例では、図8における 倍数算定部32の部分をa+kビット×2*の大きさの 倍数テーブルとして持っておくことにより、無駄な計算 を省き、処理を高速化する。以下、本発明の第2の実施 例に係る剰余計算装置を、図2または図8と同様の部分 には同符号を付して示す図4を参照して説明する。

【0046】図4に示す倍数テーブル方式を用いた剰余計算装置は、図2と同様の、Tレジスタ11、第1の加算器16および補正装置22を具備する。さらに、図4の剰余計算装置においては、図8における倍数算定部32に代えて、倍数テーブル51を備えた倍数算定部52を設ける。倍数算定部52の倍数テーブル51は、被剰余数Tの下位所定ビットに対応させて剰余の法Nの倍数m'Nを格納している。すなわち、倍数テーブル51は、図2の倍数情報テーブル41、Nレジスタ12および第1の乗算器14からなる部分の処理を一括してテーブル化したものであり、Tレジスタ11の保持値の下位8ビットで検索すると520ビットの倍数算定結果が出力される。この倍数テーブル51は、例えば後述する第3の実施例のような倍数テーブル作成方法に従って、予め幅520ビット奥行き256のテーブルとして作成する。

【0047】第1の実施例の場合と同様に被剰余数Tが 45 Tレジスタ11に入力されると、Tレジスタ11の下位 8ビットで倍数算定部52の倍数テーブル51を索引 し、その結果とTレジスタ11の値を第1の加算器16 で加算する。第1の加算器16の加算後の処理、つまり Tレジスタ11と第1の加算器16との間の加算ループ 処理以後の処理は上述した第1の実施例と同様に行われ る。

【0048】このように、図4の剰余計算装置とすれば、倍数算定を倍数算定部52で、場数テーブル51のテーブル索引により行うので、倍数の算定を一層高速に行うことができる。

〈実施例3〉本発明の第3の実施例は、上述した第2の 実施例による図4に示した剰余計算装置で用いるための 倍数テーブルを作成するためのテーブル作成装置であ り、倍数テーブルを容易に作成することができる。

【0049】本発明の第3の実施例のテーブル作成装置は、モンゴメリのアルゴリズムの剰余の法Nの倍数を入力値Tに加えると、下位 k ビットが0となるという性質を利用し、パラメータN'を直接使用することなく倍数テーブルの作成を行う。図5にテーブル作成装置の構成および作成される倍数テーブルの構成を模式的に示している。

【0050】テーブル作成装置は、Nレジスタ61、加算器62、加算結果レジスタ63および補数演算部64を有する。Nレジスタ61は、剰余の法Nを保持し、このNレジスタ61の保持値を加算器62で繰り返し加算する。この加算器62の加算結果は加算結果レジスタ63に保持され、補数演算部64は、加算結果レジスタ63の保持値の下位所定ビットの2の補数を求める。このような計算の結果、逐次、補数演算部64で求められた値をテーブルのアドレスとして、加算結果レジスタ63に保持された値を書き込んで、倍数テーブル51とする。

【0051】ここでは、説明の便宜のため、剰余の法Nを101100112とし、索引を4ビットで行うものとする。図5において、まず、0をテーブルの0番目すなわちアドレス0にセットする。次に0にNレジスタ61の剰余の法Nを加え、加算結果を101100112として、加算結果レジスタ63に保持する。この加算結果の下位4ビットを取り出し、補数演算部64で2の補数をとると11012になるので、テーブルのアドレス11012に101100112をセットする。このようにして、順次、テーブルの求められた2の補数値のアドレスに加算結果をセットしてゆく。

【0052】例えば、図5に示された状態では、剰余の法Nを6回加算した値100001100102に、Nを加えて100111001012を得て、下位4ビットの2の補数10112をとる。そして、テーブルのアドレス10112に100111001012をセットしている。このような操作を16回繰り返すことにより、倍数テーブル51を作成することができる。

【0053】この実施例によるテーブル作成装置は、煩雑な計算を要するパラメータN'を直接使用することなく、モンゴメリのアルゴリズムの剰余の法Nの倍数を入力値Tに加えると、下位 k ビットが 0 となるという性質を利用して、倍数テーブルを容易に作成することができ

る。なお、このテーブル作成装置は、単純な繰り返し加 算処理、2の補数を求める処理およびテーブルの書き込 み処理のみで済むので、図5に対応するハードウェア構 成のみならず、ワークステーション、パーソナルコンピ ュータ等を用いたソフトウェア処理で容易に実現するこ とができる。

【0054】〈実施例4〉本発明の第4の実施例は、図2に示したように倍数情報テーブルを用いた剰余計算装置の構成を、分割乗算処理を行う分割乗算装置と組み合10 わせて構成した乗算剰余計算装置の実施例である。以下、本発明の第4の実施例に係る乗算剰余計算装置を、図2と同様の部分には同符号を付して示す図6を参照して説明する。

【0055】図6に示す乗算剰余計算装置は、R= 15 bⁿ、b=2*として、AB→ABR⁻¹modNの処理を行 うものとし、図2と同様の、Tレジスタ11、Nレジス タ12、第1の乗算器14、第1の加算器16、補正装 置22および倍数情報テーブル41を具備する。さら に、図6の乗算剰余計算装置においては、Aレジスタ7 20 1、Bレジスタ72、第3の乗算器73および第3の加 算器74を設けている。

【0056】Aレジスタ71、Bレジスタ72、第3の 乗算器73および第3の加算器74は分割乗算装置75 を構成しており、Tレジスタ11、Nレジスタ12、第 1の乗算器14、第1の加算器16および倍数情報テー ブル41は剰余演算装置76を構成している。Aレジス タ71は与えられる乗数Aを保持し、Bレジスタ72は 与えられる被乗数Bを保持する。乗算器73は、Bレジ スタ72に保持される被乗数をkビット毎に下位から順 30 次取り出して、Aレジスタ71の乗数Aに乗算する。加 算器74は、n回のループ処理の間、剰余演算装置76 の加算器16の演算結果を乗算器73の乗算結果に加算 する。

【0057】この場合、図2の場合とは異なり、剰余演 35 算装置 7 6 の加算器 1 6 の加算結果はそのまま加算器 7 4に入力されてn回の処理ループを形成する。ここで、 図6の乗算剰余計算装置は、図2におけるTレジスタ1 1と処理ループの部分に、512ビット幅のAレジスタ 7 1 およびBレジスタ72、520ビット幅の乗算器7 40 3、ならびに521ビット幅の加算器74を具備する分 割乗算装置75を組み込んだ倍数情報テーブル式の乗算 剰余計算装置として、具体的なビット数の例を示して説 明する。図2の剰余計算装置をそのまま乗算剰余計算装 置に使用する場合は、乗算装置を設けて単にその乗算結 45 果をTレジスタ11に代入するようにして実現すること ができるが、本実施例では、分割乗算装置と組み合わせ ることにより、剰余演算装置のTレジスタ11、加算器 16およびループ処理部分のビット幅を削減している。 【0058】乗算剰余を行う2数すなわち乗数および被

50 乗数が、AおよびBのレジスタ71および72にそれぞ

れ入力されると、Aレジスタ71の保持値とBレジスタ72の保持値の下位側から8ビットずつの値が乗算器73で乗算される。この乗算器73の乗算結果と前回の処理ループの計算値(初回は0とする)が加算器74で加算されてTレジスタ11に入力される。ここから加算器16までは図2の実施例の場合と同様の処理が行われる。ループの回数nが64未満の場合、加算器16の加算結果の上位514ビットをループによりフィードバックして加算器3に入力し、次回のAレジスタ71とBレジスタ72との分割剰余結果に加算する。ループの回数nが64の場合、加算器16の加算結果の下位9ビット目から513ビットを取り出し、補正装置22に入力する。このようにすることにより、512ビットのABR 「modNが補正装置22から出力される。

【0059】〈実施例5〉本発明の第5の実施例は、図4に示したように倍数テーブルを用いた剰余計算装置の構成を、分割乗算処理を行う分割乗算装置と組み合わせて構成した乗算剰余計算装置の実施例である。以下、本発明の第5の実施例に係る乗算剰余計算装置を、図4または図6と同様の部分には同符号を付して示す図7を参照して説明する。

【0060】図7に示す乗算剰余計算装置は、図4と同様の、Tレジスタ11、第1の加算器16、補正装置22および倍数テーブル51を具備する。さらに、図7の乗算剰余計算装置においては、図6と同様の、Aレジスタ71、Bレジスタ72、第3の乗算器73および第3の加算器74を設けている。Aレジスタ71、Bレジスタ72、第3の乗算器73および第3の加算器74は分割乗算装置75を構成しており、Tレジスタ11、第1の加算器16および倍数テーブル51は剰余演算装置81を構成している。

【0061】図6の場合と同様に、Aレジスタ71は与えられる乗数Aを保持し、Bレジスタ72は与えられる被乗数Bを保持する。乗算器73は、Bレジスタ72に保持される被乗数をkビット毎に下位から順次取り出して、Aレジスタ71の乗数Aに乗算する。加算器74は、n回のループ処理の間、剰余演算装置81の加算器16の演算結果を乗算器73の乗算結果に加算する。加算器16の加算結果はそのまま加算器74に入力されてn回の処理ループを形成する。

【0062】なお、本発明の剰余計算装置および乗算剰 余計算装置はハードウェアに限らず同様の機能構成の少 なくとも一部をソフトウェアで実現することもでき、そ のような場合にも処理の高速化を達成することができ る。

[0063]

【発明の効果】以上説明したように、本発明によれば、 モンゴメリ法による剰余計算処理における倍数算定の乗 算処理をテーブル索引で行うため、処理を簡略化するこ とができ、高速に剰余演算を行うことを可能とする剰余 計算装置および同様に高速に乗算剰余演算を行うことを 可能とする乗算剰余計算装置を提供することができる。

【0064】例えば、ソフトウェアで本発明をの剰余計算装置または乗算剰余計算装置を実現した場合、剰余計算部分を比較すれば、テーブルを用いない場合の処理時間を100とすると、倍数情報テーブル方式が98、倍数テーブル方式が31となり、その効果は明らかである。また、本発明によれば、倍数テーブル方式に用いる倍数テーブルを作成するのに、剰余の法を繰り返し加算し、加算結果の下位所定ビットの2の補数を求め、その2の補数値に対応するアドレスに前記加算結果を格納することにより、煩雑な計算を要するパラメータN'を求めることなくテーブルを作成することが可能なテーブル作成装置を提供することができる。

5 【図面の簡単な説明】

【図1】本発明に係る剰余計算装置の構成を示す原理図 である。

【図2】本発明の第1の実施例に係る剰余計算装置の構成を示すプロック図である。

20 【図3】図2の剰余計算装置で用いる倍数情報テーブル を説明するための模式図である。

【図4】本発明の第2の実施例に係る剰余計算装置の構成を示すプロック図である。

【図5】図4の剰余計算装置で用いる倍数テーブルを作 25 成するための本発明の第3の実施例に係るテーブル作成 装置の原理構成を概略的に示す図である。

【図6】本発明の第4の実施例に係る乗算剰余計算装置 の構成を示すプロック図である。

【図7】本発明の第5の実施例に係る乗算剰余計算装置 30 の構成を示すプロック図である。

【図8】モンゴメリのアルゴリズムを単純にハードウェ ア化した場合の一般的に考えられる剰余計算装置の構成 を示すプロック図である。

【符号の説明】

35 1, 11…Tレジスタ

2,52…倍数算定部

3, 16, 19, 62, 74…加算器

4,22…補正装置

5,51…倍数テーブル

40 12, 61…Nレジスタ

14,73…乗算器

17, 20…レジスタ

18…-Nレジスタ

21…セレクタ

45 41…倍数情報テーブル

4 2…倍数情報算定部

63…加算結果レジスタ


6 4…補数演算部

71…Aレジスタ

50 72…Bレジスタ


【図1】

剰余計算装置の原理図



 $T \rightarrow T R^{-1} \mod N$ $R = b^n$ $b = 2^k$


【図2】




 $T \rightarrow T R^{-1} \mod N$ $R = b^a$ $b = 2^b$


【図3】

倍数情報テーブルの作成




【図5】





【図6】


倍数情報テーブル方式乗算剰余計算装置の構成図



 $AB \rightarrow ABR^{-1} \mod N$ $R = b^*$ $b = 2^*$


【図7】

倍数テーブル方式乗算剰余計算装置の構成図



 $AB \rightarrow ABR^{-1} \mod N$ $R = b^n$ $b = 2^n$

[図8]



フロントページの続き

(72) 発明者 秋山 良太 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内